首页财产阐发评论芯片半导体正文 进步前辈封装，再刮风云 摩尔定律趋缓下半导体“内卷”转向进步前辈封装，台积电、Intel、三星加年夜研发投入，其技能立异鞭策行业竞争白热化，将来趋向深度交融促技能迭代。 2026-01-29 09:41 ·微信公家号：半导体行业不雅察L晨曦 L晨曦 AI投资人解读· 2025年全世界半导体市场估计增加21%，进步前辈封装成增加引擎，市场范围有望超794亿$。台积电、Intel、三星纷纷加年夜研发投入。台积电的WMCM技能将适配苹果A20系列芯片；Intel的玻璃基板技能联合EMIB，满意年夜算力芯片需求；三星的HPB技能晋升处置惩罚器散热效率。 · 行业竞争激烈，技能立异快，质料改造及成本节制是挑战。 总结：进步前辈封装市场潜力年夜，三强技能各有亮点，但竞争激烈、立异快，需存眷技能迭代、质料改造和成本节制等危害，投资时要综合评估。内容由AI天生，仅供参考

尽人皆知，于摩尔定律险些涉及物理极限的今天，半导体行业的“内卷”标的目的已经悄然位移。

假如说已往几十年各人是于拼工艺制程，那末此刻，跟着AI芯片发作、HBM内存普和，以和高速旌旗灯号传输需求连续晋升的趋向及配景下，巨头们的胜败手正于向进步前辈封装改变。

近日，市场研究公司Gartner按照开端数据猜测，2025年全世界半导体市场估计将增加21%，到达7934.49亿美元，假如2026年增加率到达26%，市场范围将到达约1万亿美元。此中，进步前辈封装技能依附其于晋升芯片机能、降低功耗及优化集成度方面的显著上风，正成为行业增加的主要引擎。Yole Group测算数据显示，当前全世界进步前辈封装市场范围已经达460亿美元，到2028年先后可能跨越794亿$。

于此配景及趋向下，台积电、Intel、三星近期接踵亮出新底牌，纷纷加年夜进步前辈封装范畴的研发与投入力度，从技能线路立异到产能结构扩张同步发力，助奉行业竞争进入白热化阶段。

三强争霸：

进步前辈封装的技能“新爆点”

台积电：WMCM开启苹果A20的封装革命

台积电于进步前辈封装范畴始终连结领跑姿态，经由过程多技能线路并行计谋，紧紧绑定苹果、英伟达等焦点客户。

据近期动静披露，台积电的WMCM封装技能已经进入量产倒计时，其规划于嘉义AP7工场新建WMCM出产线，2026年末实现月产6万片晶圆的方针，2027年产能将进一步翻倍至12万片。

据相识，WMCM全称为晶圆级多芯片模组，采用逻辑SoC与DRAM平面封装架构，焦点立异于在以重布线层（RDL）替换传统Interposer中介层，于CoWoS基础上的终 极演化，可将内存与CPU、GPU、NPU集成在统一晶圆，极年夜缩短了旌旗灯号传输路径，显著晋升互连密度与散热机能，将独 家适配苹果iPhone 18搭载的A20系列芯片，共同2nm制程实现机能跃升。

比拟当前苹果A系列芯片采用的InFo-PoP技能，WMCM封装技能能于不显著增长芯单方面积的条件下，显著晋升互连带宽并降低功耗，同时年夜幅降低制造成本；经由过程缩短芯片间旌旗灯号传输路径，晋升旌旗灯号完备性与散热机能，可以或许更好适配台积电第二代2nm工艺的A20 SoC，为挪动终端AI算力与高端游戏机能开释提供支撑。

WMCM技能的量产将鞭策进步前辈封装从数据中央向消费电子范畴下沉，极年夜晋升芯片间数据吞吐效率，助力终端产物实现差异化竞争，同时为行业树立“晶圆级封装+进步前辈制程”的协同标杆，加快消费级芯片封装技能的迭代进级。

Intel：玻璃基板破局，重塑多芯片互连法则

于2026年NEPCON日本电子展上，Intel展示告终合EMIB（嵌入式多芯片互连桥接）与玻璃基板的最新封装样品。这一行为打破了市场对于其玻璃基板技能退场的疑虑，揭示出于多芯片互连范畴的技能野心。

据报导，这款样品具有三年夜焦点亮点：78妹妹×77妹妹的超年夜尺寸（到达尺度光罩尺寸的2倍）、10-2-10重叠架构（10层RDL+2层厚焦点玻璃基板+10层重叠层），以和45μm超微细凸点间距，远超传统基板机能上限。

这是一条区分在传统有机基板的倾覆性路径，EMIB自己是一种高密度、低成本的高机能毗连方案，EMIB于玻璃基板之上，使用玻璃基板的物理特征来实现更年夜的尺寸及更高的密度。

相较传统有机基板，玻璃基板具备更佳的平整度、低介电损耗及尺寸不变性，具有与硅片靠近的热膨胀系数，可有用解决高温下基板翘曲致使的芯片接合不良问题；同时撑持超邃密布线与高密度I/O配置，EMIB桥接技能则冲破多芯粒互联带宽瓶颈，完 美匹配AI加快器、多chiplet GPU等年夜算力芯片的集成及高速旌旗灯号传输需求。

Intel经由过程“No SeWaRe”技能经由过程质料改性与工艺优化解决玻璃基板切割搬运中的微裂纹问题，完全解决了玻璃基板的脆性难题，满意高靠得住性要求，年夜幅晋升产物靠得住性。

据悉，Intel正推进玻璃基板与硅芯片的热膨胀系数匹配优化，方针将误差节制于3-5ppm/℃，进一步晋升封装良率，规划于2026-2030年慢慢完成产物导入，有望重塑多芯片互连技能法则。

这不仅是质料的改造，更是算力密度的超过。该技能明确指向办事器级AI与高机能计较市场，而非消费级产物，确保Intel于AI办事器市场依然拥有倔强的话语权。跟着AI芯片需求激增，Intel经由过程“EMIB+玻璃基板”组合打造差异化竞争力，有望将进步前辈封装营业培育为晶圆代工以外的焦点营收增加点。

三星：散热与集成双冲破，迈向挪动SoC场景

三星则以散热技能立异为切入点，于进步前辈封装范畴斥地差异化赛道，此举表现了三星于芯片封装阶段年夜幅晋升散热机能的体系性计谋。

据悉，三星于Exynos 2600处置惩罚器中导入的Heat Pass Block（HPB）技能，其焦点是于SoC裸晶上方集成铜基导热块，与LPDDR DRAM内存一路计谋性地放置于处置惩罚器芯片上方，优化热量传导路径，同时搭配高k环氧模塑复合质料（EMC），指导热量快速向导热块传导，形成封装层级的专属散热通道，年夜幅晋升处置惩罚器散热效率，为极限机能开释提供支撑，精准适配高机能计较、高端挪动终端等场景。

已往几年，旗舰智能手机遍及仰赖均热板（Vapor Chamber）与石墨片等机身层级的被动散热方案，藉由扩展散热面积，将热能分离至机身布局中。然而，跟着高脉冲CPU、GPU与NPU同时运作成为常态，仅靠手机内部的被动散热布局，已经越来越难以支撑永劫间高负载运算。

传统的设计中，DRAM的配置往往会拦阻热量从CPU晶粒导出，成为重要的散热瓶颈。为了降服这一点，三星的FoWLP_HPB技能采纳了如下要害办法：

缩减DRAM尺寸：经由过程减小拦阻散热路径的DRAM巨细，买通热量传导的瓶颈。

加装HPB导热块：云云专门的导热块搭配来以促成热量向外开释。

运用新型EMC质料：采用High-k环氧模路复合质料（EMC），确保热量能高效地朝HPB标的目的通报。

与传统封装方案比拟，HPB技能缩短热量传导间隔，实现热阻降低16%、芯片运行温度降低30%的显著效果，有用削减高负载场景下的机能降频征象，为挪动芯片超频潜力开释提供可能，解决了旗舰手机多发热的行业痛点。

于手机SoC机能与功耗齐升的今天，散热能力直接决议了芯片的连续高机能输出时间。HPB的设计理念就是使用铜的高导热性更有用地披发芯片热量，防止机能降落，从而提高总体不变性。它逾越了传统的器件级散热方式，于处置惩罚器架构的初始阶段就解决了散热问题。

据悉，HPB是一种已经被用在办事器及 PC 的散热技能。因为手机厚度较薄，HPB此前一直未于挪动SoC上获得运用。这次，三星的HPB技能作为从封装层面体系性优化热治理的范例，不仅为高端旗舰手机提供机能进级的新方案，更展现了将来芯片设计的一个要害趋向：热设计与电设计、旌旗灯号设计划一主要。

可以预感，三星将最新的2nm工艺技能及HPB直接散热技能相联合，力图完全转变其于芯片机能及散热治理方面的荣誉。这一冲破或者将成为三星挪动营业的迁移转变点，为其于高机能智能手机范畴提供安定的竞争上风，同时向苹果、高通等流掉客户开释互助旌旗灯号，试图依附散热技能上风重塑半导体代工市场竞争格式。

不外需要留意的是，只管HPB带来了明确的散热上风，但其于工程与产物设计层面引入了新的限定，包括体积、封装难度与成本等问题。

于体积与高度上，HPB会增长封装的Z轴高度，对于在寻求轻薄设计的手机而言，必将压缩其他元件，如电池或者相机模组的空间配置；其次是封装设计的繁杂度，HPB属在多质料布局，需同时处置惩罚金属、封装树脂与裸晶之间的热膨胀差异，对于制程节制与持久靠得住性提出更高要求，早期导入也可能影响良率体现；此外，成本因素亦不成轻忽。HPB封装需要更邃密的制程与分外质料，短时间内必将仅合用在旗舰或者Pro级SoC，难以周全下放至中低阶市场。

从Exynos 2600的导入来看，Heat Pass Block已经再也不只是单一散热技能的测验考试，而是反应出挪动SoC正跨入一个全新阶段──效能瓶颈正慢慢从制程微缩与架构设计，转移到热能可否被即时带走。

进步前辈封装，必争之地

除了了上述先容的进步前辈封装技能外，纵不雅财产近况，当前进步前辈封装市场出现多技能线路并存博弈的格式，此中2.5D/3D封装作为主导线路，增加潜力最为凸起。

按照Yole Group数据显示，AI数据中央处置惩罚器的2.5D/3D封装出货量2023-2029年复合增加率将达23%，广泛运用在AI芯片、高端存储器等范畴。该线路依附中介层实现芯片立体集成，有用冲破平面封装的密度限定，台积电、三星、英特尔依附技能堆集盘踞市场主导职位地方。

例如，台积电CoWoS产能扩张连续提速。据行业数据显示，其CoWoS月产能已经从2024年的3.5-4万片，晋升至2025年的6.5-7.5万片，实现翻倍增加，2026年将进一步向9-11万片区间冲刺。作为英伟达H100、AMD MI300等旗舰AI芯片的焦点封装方案，台积电CoWoS产能高度集中办事头部客户，仅英伟达就盘踞2025年产能的63%，供需紧张格式估计连续至2026年。

此外，台积电经由过程InFO装备进级、SoIC 3D重叠技能迭代，构建起笼罩AI芯片、高端消费电子的完备技能矩阵，方针2026年进步前辈封装营业营收占比冲破10%，打造新增加引擎。

英特尔于进步前辈封装范畴的结构焦点于在IDM 2.0战略驱动的Chiplet集成生态，经由过程EMIB（2.5D中介层）、Foveros（3D重叠）以和Co-EMIB（3.5D混淆架构）三位一体的技能组合，构建了一个从CPU到AI加快器的完备产物矩阵。

于财产结构上，Intel正于鼎力大举扩充其进步前辈封装产能与生态。跟着IDM 2.0战略的实行，Intel已经于全世界结构多个封装出产基地，包括位在美国新墨西哥的Fab 9（撑持EMIB及Foveros）以和马来西亚的Project Pelican项目（聚焦Foveros及Co-EMIB产能），旨于将进步前辈封装产能回流至美国及东南亚。

此外，英特尔于玻璃封装及CPO（共封装光学）范畴也于踊跃摸索。

此中，英特尔将玻璃封装视为进步前辈封装焦点标的目的，2023年已经展示了首 款功效齐备的玻璃封装测试芯片，该技能可与Foveros Direct等进步前辈封装技能联合，并兼容EMIB-T架构，支撑超年夜型封装和光学组件集成，规划2025-2030年实现量产，还有结合行业厂商摸索电光玻璃基板于400G和以上集成光学方案中的运用。

于CPO范畴，英特尔依托EMIB技能构建CPO架构，将XPU与光学I/O芯片经由过程硅桥互连，搭配定制光纤阵列单位（FAU），采用有源耦合工艺降低损耗。

总体来看，Intel的计谋是经由过程技能迭代与产能扩张双轮驱动，抢占AI数据中央与高机能计较范畴的封装市场份额。

三星则依托HIT技能平台，推出了I-Cube、H-Cube及X-Cube三年夜系列封装方案。I-Cube及H-Cube主打2.5D集成，程度整合逻辑及内存芯片，而X-Cube则实现了3D垂直重叠。三星依附ABF+HDI双基板（H-Cube）及混淆键合（Hybrid Bonding）技能，构建了面向AI数据中央及高端消费电子的完备技能矩阵，于技能细节上与台积电及Intel形成为了直接竞争的瓜葛。

此外，依托自身于存储范畴的上风，三星还有推出了SAINT技能系统，聚焦存储芯片与逻辑芯片的协同封装，经由过程立异3D重叠方案，修筑怪异竞争力。今朝细分为三年夜针对于性方案：

SAINT-S：专为SRAM设计的重叠技能，优化静态随机存取存储器的集成效率；

SAINT-L：面向逻辑芯片的重叠方案，晋升逻辑电路的垂直集成密度；

SAINT-D：针对于HBM内存与逻辑芯片的协同设计，采用垂直重叠架构，将HBM芯片直接重叠于CPU或者GPU等处置惩罚器顶部。

值患上夸大的是，SAINT-D技能完全转变了传统2.5D封装中经由过程硅中介层程度毗连HBM与GPU的模式。它采用热压键合（TCB）工艺实现HBM的12层垂直重叠，乐成消弭了对于硅中介层的依靠，不仅简化告终构，更带来显著机能晋升。

经由过程SAINT技能系统的构建，三星有望进一步强化了存储与逻辑芯片的协同封装能力，为AI、高机能计较等范畴提供了更高效率、更低功耗的集成解决方案，也为其于进步前辈封装赛道的竞争增添了要害筹马。

面临进步前辈封装的下一代竞争，三星电子还有正于全力推进“SoP（System on Panel，面板级体系）”技能的贸易化落地，直接对于标台积电的SoW及英特尔的EMIB工艺，争取下一代数据中央级AI芯片的制高点。

作为三星差异化竞争的焦点抓手，SoP技能的焦点立异于在采用415妹妹×510妹妹的超年夜尺寸长方形面板作为封装载体，这一尺寸远超传统12英寸晶圆的有用使用面积。传统晶圆级封装受限在圆形晶圆形态，最 年夜可集成的矩形模块尺寸约为210妹妹×210妹妹，而三星SoP面板可轻松容纳两个此类模块，甚至能出产240妹妹×240妹妹以上的超年夜型半导体模块，为超年夜范围AI芯片体系提供了更年夜的集成空间。

技能架构上，SoP省去了传统封装所需的PCB及硅中介层，经由过程邃密铜RDL实现芯片间的直接通讯。这类设计不仅晋升了集成度，还有能降低封装成本，特别适配AI芯片及数据中央高机能计较场景的需求。三星于面板级封装范畴堆集的FOPLP技能经验，为SoP的研发提供了坚实基础。

三星对于SoP技能的押注，素质上是一场“错位竞争”：于台积电依附CoWoS垄断高端AI芯片封装、英特尔依托EMIB抢占HPC市场确当下，经由过程SoP的尺寸与成本上风，打破现有技能格式，重塑进步前辈封装市场的竞争逻辑。若SoP技能乐成量产，不仅能补齐三星“设计-制造-封装”一体化办事的末了一块短板，更能强化其客户绑定能力——此前三星已经斩获特斯拉165亿美元AI6芯片代工定单，若SoP技能成熟，有望将封装环节也纳入互助规模。

此外，三星于玻璃基板范畴也于深切结构：三星机电推进玻璃芯基板2026-2027年量产，三星电子则研发玻璃中介层，方针2028年实现对于硅中介层的替换，深度绑定HBM内存与GPU封装需求。

进步前辈封装技能演进与立异标的目的

从三家厂商的结构及动作中能看出，进步前辈封装正朝着如下多个焦点维度演进：

质料改造，成为进步前辈封装冲破口

于进步前辈封装技能的连续演进中，封装质料的改造始终是要害冲破口。传统有机基板依附成本与工艺成熟度上风，持久盘踞封装基板市场主导职位地方。然而，跟着芯片集成度迈向新高、尺寸不停增年夜，有机基板的物理短板逐渐袒露。热胀冷缩特征导致其于高温事情情况下易发生翘曲变形，粉碎芯片与基板间的电气毗连，影响靠得住性；有限的布线密度也难以满意芯片日趋增加的I/O需求，成为旌旗灯号高速传输的拦阻。

玻璃基板应运而生，其与硅片近乎一致的热膨胀系数，付与了芯片于繁杂工况下绝 佳的尺寸不变性，有用杜绝高温翘曲隐患；超邃密的布线能力，使玻璃基板可以或许承载海量I/O旌旗灯号，契合高密度芯片的集成诉求。

Intel这次展示的玻璃基板封装样品即是最 佳例证，经由过程质料立异，乐成冲破有机基板瓶颈，为年夜尺寸、高机能芯片封装斥地新路径。

瞻望将来，玻璃-有机复合质料有望成为下一代主流基板质料，交融两者上风，于确保机能条件下，实现成本可控；新型陶瓷质料也于研发视线中，依附其高导热、低介电常数等特征，为进步前辈封装注入新活气，加快封装技能范围化商用进程。同时，合用在更高频率的Low-Dk（低介电常数）质料、导热机能更佳的衬底等，都将陆续从试验室走向出产线。质料的改造，将从底子上解决电互连的瓶颈，开启新的机能维度。

异构集成，走向主流

异构集成被视为打破单芯片机能枷锁束缚的焦点利器。2.5D/3D封装技能作为异构集成的要害实现情势，借助硅通孔（TSV）、微凸点等技能，将差别制程工艺、差别功效属性的芯粒，如计较焦点、存储单位、射频模块、传感器等，于三维空间内慎密整合在统一封装体，构建高度集成的体系级芯片。

以AMD的MI300系列芯片为例，经由过程异构集成技能，将CPU、GPU、HBM内存等多种芯粒协同封装，年夜幅晋升芯片总体机能与数据处置惩罚效率，满意AI练习、高机能计较等年夜算力场景需求。跟着运用场景对于芯片机能要求的水长船高，异构集成将朝着更高互联带宽、更低延迟标的目的全速迈进，实现芯粒间数据的极速交互。

与此同时，UCIe等开放互联尺度的推广普和，如同搭建起一座横跨差别芯片设计厂商的桥梁，降低多芯粒集成技能门坎，引发芯片设计立异活气，重塑芯片设计与制造生态，鞭策行业迈向“芯粒即插即用”的全新成长范式。

将来，Chiplet设计范式与进步前辈封装慎密联合，成为行业共鸣。台积电的WMCM办事在多芯片集成，英特尔的EMIB是毗连差别Chiplet的桥梁。将来，于单个封装内集成来自差别工艺节点、差别功效的芯片，将成为晋升机能、降低成本、加速产物上市时间的尺度做法。

向封装层级散热渗入

于芯片机能连续爬升的进程中，功耗密度也随之飙升，散热问题成为严峻制约芯片机能阐扬与靠得住性的要害。热治理已经从纯真的体系级散热向封装级深度渗入，成为进步前辈封装技能攻关的重点标的目的。

对于此，三星的HPB技能为封装级热治理树立新标杆，经由过程于封装内部嵌入铜基导热块与架构优化，打造专属散热通道，实现芯片运行温度显著降低，热阻年夜幅减小，有用保障芯片于高负载下的不变运行。Intel也推出分化式散热器等立异技能，进一步强化封装内热量传导效率。

将来，热治理将形成贯串制程工艺、封装设计、体系散热全链路的一体化解决方案。从制程工艺层面优化晶体管布局降低功耗，到封装设计中采用新型散热质料与布局，再到体系级配备高效散热模组，全方位、多条理解决高算力芯片散热难题，为AI、HPC等前沿范畴的连续冲破保驾护航。

光电合封，开启高速传输新时代

于数据量呈指数级增加的数字时代，传统电互联技能面对带宽瓶颈与功耗太高的两重困境，难以满意5G/6G通讯、数据中央等高速传输场景对于海量数据低延迟、高带宽传输的严苛要求。

光电合封技能（CPO）应运而生，将光子器件与电子芯片慎密集成在统一封装体，使用光旌旗灯号以光速传输、低损耗的自然上风，实现高速、低功耗的数据传输，完全打破电互联的物理限定。

以数据中央内部高速互联为例，光电合封技能可显著晋升办事器间数据传输速度，降低功耗，晋升数据中央总体运行效率。虽然当前仍处初期，但将光引擎与计较芯片于封装内慎密集成，用光传输替换部门电旌旗灯号传输，是解决数据中央内部极 致带宽及功耗挑战的终 极方案之一。

跟着技能的不停成熟与成本降低，光电合封技能有望于将来几年迎来发作式增加，成为进步前辈封装范畴新的增加极，引领半导体财产步入“光电交融”的极新时代，重塑高速通讯与数据处置惩罚新格式。

写于末了

总体来看，台积电、Intel、三星的技能结构清楚揭示了进步前辈封装的焦点价值。于后摩尔时代，封装技能已经从曾经经的“副角”跃升为决议芯片机能的“主角”， 技能线路迭代与产能结构直接决议企业将来市场话语权。

将来，质料改造、异构集成、热治理优化与光电合封等诸多趋向将深度交融，鞭策进步前辈封装技能连续迭代。跟着全世界半导体竞争核心向封装范畴歪斜，把握焦点封装技能的企业将盘踞财产制高点，引领半导体财产迈向新的成长阶段。

【本文由投资界互助伙伴微信公家号：半导体行业不雅察授权发布，本平台仅提供信息存储办事。】若有任何疑难，请接洽（editor@zero2ipo.com.cn）投资界处置惩罚。