首页财产阐发评论投资正文 为什么死磕EUV光刻？ 已往两年高数值孔径极紫外光刻技能成长迅速，首批体系交付，试验室启动。该技能有分辩率、工艺简化、设计矫捷三年夜上风，将成进步前辈技能要害鞭策因素。 2026-02-05 09:33 ·微信公家号：半导体行业不雅察imec imec AI投资人解读· 高数值孔径EUV光刻技能潜力巨年夜，能实现更高分辩率与图象对于比度，解析间距小至16纳米；可简化工艺，省去繁杂多重暴光；还有具设计矫捷性，能从头运用多种设计。由imec-ASML高数值孔径EUV生态体系鞭策成长。 · 技能终极分辩率受质料及蚀刻工艺等影响；研发需解决景深、随机缺陷按捺及拼接技能等挑战。 总结：该技能上风显著，是将来进步前辈技能要害鞭策因素，但也面对一些挑战，建议连续存眷其技能进展与运用远景。内容由AI天生，仅供参考 已往两年是高数值孔径极紫外光刻技能成长的主要篇章。跟着首批体系交付客户，以和ASML与imec结合建立的高数值孔径极紫外光刻试验室的启动——这为整个生态体系提供了初期摸索其潜力的时机——这项技能正得到真实的成长动力。今朝，高数值孔径极紫外光刻技能揭示出巨年夜的潜力，有望实现其于尺寸微缩、工艺简化及设计矫捷性方面的承诺。

开释这些能力源在一种总体要领，该要领同时优化质料及图案化工艺、掩模及成像技能、光刻加强技能（例如光学临近校订 (OPC)）、计量及检测以和设计 。这是imec-ASML高数值孔径EUV生态体系内强盛互助的结果，该生态体系涵盖了领 先的芯片制造商、装备、质料及光刻胶供给商、掩模公司以和计量专家。

本文切磋了高数值孔径 EUV 光刻技能暗地里的要害驱动因素，并重点先容了光刻及图案化生态体系成长中的迁移转变点，这些迁移转变点使患上该技能患上以举行试验验证。

更高的分辩率及图象对于比度

与 0.33NA EUV 光刻比拟，0.55NA EUV 光刻的数值孔径 (NA) 提高了 67%，是以有望得到更高的分辩率。

解析间距小至 16 纳米的线条：世界纪录

光刻体系的分辩率反应了该东西打印及分辩特定间距或者要害尺寸 (CD) 特性的能力。瑞利方程提供了三个提高分辩率的路子：利用更小的 k1 因子、利用更短波长的光以和提高体系投影镜头的数值孔径 (NA)。k1 因子取决在很多与芯片制造工艺相干的因素，为了提高分辩率，凡是会尽可能靠近其物理极限 0.25。NA 节制用在成像的光量（更正确地说，是镜头捕捉的衍射级数）。低 NA (0.33) 及高 NA (0.55) EUV 光刻均利用波长为 13.5nm 的光。但高 NA EUV 的 NA 值比低 NA EUV 高 67%，这使其于分辩率方面具备较着上风，终极有望分辩出间距小至 16nm（或者 CD 为 8nm）的线条。

2024年，imec于ASML-imec高数值孔径EUV光刻试验室中，使用0.55NA EUV光刻扫描仪（TWINSCAN EXE:5000）实现了16nm间距线/空的单次打印图象，创造了世界纪录。这些图象打印于专为高数值孔径EUV光刻优化的金属氧化物光刻胶（MOR）上。一样，接触孔（打印于化学放年夜光刻胶（CAR）上）及柱状布局（打印于MOR上）也揭示了使人瞩目的24nm间距（中央距）分辩率。

然而，终极分辩率仅仅是一个“光学”上的承诺，它反应的是图象于照射到晶圆以前空中成像的质量。于晶圆暴光历程中，空中成像会于光刻胶中形成图案，这些图案于显影后会被进一步蚀刻到基层质料中。是以，终极图案化布局的分辩率也取决在图案化历程中利用的质料（光刻胶、基层质料、硬掩模等）及蚀刻工艺的机能。工艺限定也可能影响300妹妹晶圆上终极布局的良率。

是以，高数值孔径极紫外光刻技能（High NA EUV）实现工业相干图案化布局的分辩率极限将年夜在16nm间距。进步前辈的光刻质料研发事情，尤其是新型质料及磁光刻（MOR）技能的研发，对于在使图案化技能的分辩率尽可能靠近高数值孔径极紫外光刻技能的理论极限至关主要。

2025年，imec展示了20nm间距的金属化线布局，该布局合用在工业级镶嵌金属化工艺；此外，还有展示了采用直接金属刻蚀（DME）金属化方案得到的20nm及18nm间距的钌线。这类极高的分辩率是经由过程一种总体要领实现的，该要领触及对于光学临近校订（OPC）技能、光掩模、光刻胶、底层、刻蚀工艺及质料的协同优化。

工艺简化

芯片行业可能会辩称，20nm 的特性尺寸也能够利用低数值孔径 (Low NA) 的极紫外 (EUV) 光刻技能举行图案化。诚然云云，但这只能经由过程繁杂的屡次暴光步调来实现。这触及到将芯片图案支解成两个或者多个“更简朴”的掩模，从而增长制造时间、降低良率、增长碳排放并提高成本。而高数值孔径 (High NA) 的极紫外光刻技能所提供的高分辩率则削减了屡次暴光的需求，使患上最小的芯片特性尺寸可以或许于一次暴光中完成印刷。

逻辑线路图：

逻辑 A14 及 A10 要害金属层的单次图案化

对于在 A14 及 A10 逻辑节点，最要害的金属层（即 M0 及 M2）的要求很是苛刻：线/间距 ≤20nm，用在中止线的密集端对于端 (T2T) 布局（行业方针是 T2T 的 CD ≤15nm，LCDU ≤3nm），以和中央距 ≤30nm 的随机通孔。0.33NA EUV 光刻需要 3-4 个掩模才能完成这些特性的图案化，而 0.55NA EUV 光刻只需一次暴光便可完成，试验已经证明这一点。Imec 还有可以降服实现优良 T2T 节制的挑战：经由过程协同优化光源、掩模（利用低 n 相移掩模）、光刻胶及刻蚀工艺（利用定向刻蚀技能），可以实现 13nm T2T 布局低在 3nm 的方针 LCDU 。

DRAM线路图：

D1d及D0a位线周边/存储节点

着陆焊盘层的单次图案化

高数值孔径极紫外光刻技能可以或许省去繁杂的多重暴光步调，使其成为将来DRAM节点（例如32nm (D1d) 及28nm (D0a) DRAM）成长线路图的要害技能。对于在这些节点，试验已经证明利用高数值孔径极紫外光刻技能对于BLP/SNLP层（包罗位线外围及存储节点焊盘的层）举行图案化的可行性。0.33NA极紫外光刻技能至少需要三个掩模才能对于这些BLP/SNLP层举行图案化，而0.55NA极紫外光刻技能仅需一个掩模便可完成不异的使命。

设计矫捷性

于2000年月中后期，进步前辈逻辑芯片的设计于最要害的层中从二维电路结构转向了一维曼哈顿结构。这类设计上的“价钱”是为了扩大193nm浸没式光刻技能的运用规模，使其可以或许实现更低k1值的单次暴光及屡次暴光，从而为0.33NA EUV光刻技能的成熟做好预备。于二维双向设计中，曼哈顿几何布局用在于垂直及程度标的目的上形成电路。比拟之下，一维或者单向设计则仅于每一一层中沿垂直或者程度标的目的摆列布局。只管一维曼哈顿结构可以或许提供高密度的暗示，但它也存于一些局限性。例如，当需要将一条金属线与相邻的金属线毗连时，必需增长一层带有通孔的布局——这不仅会增长晶圆成本，还有会增长电流路径的长度。

高数值孔径极紫外光刻技能带来的分辩率奔腾，使1.5D及2D曼哈顿式设计患上以从头运用，甚至可以或许引入曲线几何外形及路径。这不仅为芯片设计职员提供了更年夜的矫捷性，从而晋升功耗及机能，并且还有有可能削减芯单方面积或者层数，进而降低成本。

高数值孔径极紫外光刻技能可实现

二维设计的双向布线

Imec 和其互助伙伴演示了利用 2D Manhattan 设计对于 22nm 及 28nm 间距线布局举行双向布线。OPC 优化及掩模建造质量使患上 2D 设计于蚀刻后可以或许实现设计用意与晶圆数据之间优良的图案保真度。

与曲线设计技能的兼容性

此外，imec 还有开发了一种解决方案，用在于芯片设计阶段引入更繁杂的曲线几何外形，从而将曲线设计的运用规模扩大到光刻及掩模阶段以外。曲线设计已经被证实对于多种运用场景都有利，从尺度单位设计到源/漏极接触及栅綦重新布线，再到结构布线设计。例如，于尺度单位设计中，曲线设计可以于放宽 M0 间距的同时，实现 20% 的面积缩减。imec 近来展示了曲线设计外形与高数值孔径 EUV 光刻技能的兼容性，从而可以或许充实使用高数值孔径 EUV 光刻技能于进步前辈节点上带来的分辩率晋升。

结论

开发高数值孔径（High-NA）专用光刻及图案化技能需要采用总体要领，才能验证其三年夜上风：相较在0.33NA EUV光刻技能，于分辩率及图象对于比度方面实现晋升；经由过程单次图案化简化工艺；以和经由过程1.5D、2D及曲面设计实现设计矫捷性。Imec和其互助伙伴生态体系正不停冲破这些技能的极限，开发下一代高数值孔径EUV光刻技能，为业界提供平衡的选择。今朝，研发事情正致力在解决诸如景深晋升、随机缺陷按捺及拼接技能等挑战。

是以，高数值孔径极紫外光刻技能将成为将来进步前辈技能（例如进步前辈人工智能芯片、高机能计较及下一代存储器）的要害鞭策因素。它被视为满意人工智能及数据中央运用需求的须要前提，由于这些运用需要硬件快速成长。该技能于实现《欧洲芯片法案》中关在鞭策2纳米如下逻辑技能节点的方针方面也阐扬着要害作用。

【本文由投资界互助伙伴微信公家号：半导体行业不雅察授权发布，本平台仅提供信息存储办事。】若有任何疑难，请接洽（editor@zero2ipo.com.cn）投资界处置惩罚。